Files
verilog/ReadMe.txt

5 lines
94 B
Plaintext
Raw Normal View History

2024-12-30 16:19:10 +08:00
2024.12.30
实现一个改变时钟电平的基本电路
每个时钟周期计数器加1