读取外部文件
This commit is contained in:
18
testbench.v
18
testbench.v
@@ -7,8 +7,12 @@
|
||||
module testbench();
|
||||
reg clk;
|
||||
reg rst;
|
||||
reg [7:0] data;
|
||||
wire dout;
|
||||
wire [31:0] sum;
|
||||
wire [7:0] data_addr;
|
||||
// 定义一个存储空间 8位 256个字节
|
||||
reg [7:0] flash_mem[255:0];
|
||||
// 指定参数
|
||||
parameter CYCLE = 2;
|
||||
parameter END_TIME = 200;
|
||||
@@ -17,7 +21,9 @@ module testbench();
|
||||
test mod(
|
||||
.clk(clk),
|
||||
.rst(rst),
|
||||
.data(data),
|
||||
.dout(dout),
|
||||
.data_addr(data_addr),
|
||||
.sum(sum)
|
||||
);
|
||||
|
||||
@@ -26,8 +32,15 @@ module testbench();
|
||||
initial begin
|
||||
$dumpfile("wave.vcd");
|
||||
$dumpvars(0,testbench);
|
||||
// 把文件中的16进制数据填充到mem
|
||||
$readmemh("flash_data.txt",flash_mem);
|
||||
end
|
||||
|
||||
//显示数组的10个值
|
||||
// initial begin
|
||||
// $display("yyyyy %d: %h", 0, flash_mem[0]);
|
||||
// end
|
||||
|
||||
// 寄存器初始化,只有初始化之后才会产生波形
|
||||
initial begin
|
||||
clk = 0;
|
||||
@@ -42,6 +55,11 @@ module testbench();
|
||||
#(CYCLE / 2) clk = ~clk;
|
||||
end
|
||||
|
||||
always @(posedge clk) begin
|
||||
data <= flash_mem[data_addr];
|
||||
$display("yyyyy %d: %h", data_addr, flash_mem[data_addr]);
|
||||
end
|
||||
|
||||
// 在END_TIME个时钟周期之后结束
|
||||
initial begin
|
||||
#END_TIME;
|
||||
|
Reference in New Issue
Block a user