Files
verilog/ReadMe.txt
2025-03-11 17:54:18 +08:00

7 lines
125 B
Plaintext

2024.12.30
实现一个改变时钟电平的基本电路
每个时钟周期计数器加1
2025.3.11
实现内存模块